SEMICONDUCTOR DEVICE

Patent Number:

JP6037222

Publication date:

1994-02-10

Inventor(s):

YAMAGUCHI SHINJI

Applicant(s):

FUJI ELECTRIC CO LTD

Requested Patent:

JP6037222

Application Number: JP19920191190 19920720

Priority Number(s):

IPC Classification:

H01L23/48; H01L23/60

EC Classification:

Equivalents:

JP2894402B2

Abstract

PURPOSE:To provide a semiconductor device in which element breakdown and erroneous operation can be prevented, and also the speed of switching operation can be adjusted in accordance with the requirement of intended purposes.

CONSTITUTION:On a semiconductor device in which a semiconductor element 2 is mounted on a substrate 1 and a collector terminal 4, the main terminal of an emitter terminal 5, a gate terminal and the controlling auxiliary terminal of an emitter auxiliary terminal 7 are led out, auxiliary terminal lead wires 8 and 10 are mutually induction-coupled by internally wiring them along the conductor of the main terminal current in such a manner that a part in the middle of them is internally wired along the conductor of the main terminal, and the steep rising and falling of a control signal are alleviated by the mutual induced electromotive force induced on the lead wire by the change in the main terminal current. As a result, the changing rate di/dt of a collector current is brought down, and excessive surge voltage is prevented. Also, turn-on speed is adjusted by changing the degree of mutual induction coupling.

Data supplied from the esp@cenet database - I2

APPENTURIES NO. 1

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-37222

(43)公開日 平成6年(1994)2月10日

The second secon			and the first	<u> </u>
(51) Int.CL. 輸別配号 庁内整理番号	FI 🛂	据为于1.15(1)的	e in 1990 in 1990	技術出示實施
H01L 23/48 TAT 12-C SF		West.		20194270回/기
P		Contraction 12th	900 - D 355 ⁴ .	
23/60	5≪	marier (legit	Highway and I	
	HOIL	23/56	В	- 1 350 EL
	٠.	and the second	14-4-5	
	•	東本語中 本語	ひ 時心頂の制	79 (A. A. BI)

(21) 出題番目

特顧平4-191190

Marin Harabara Carta

(22)出願日 平成4年(1992)7月20日

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 山口 信司

神奈川県川崎市川崎区田辺新田1番1号

The first of the second of the (本元ンなんもではことできるとは経済を終める。

宫士電機株式会社内

(74)代理人 弁理士 山口 巖

(54)【発明の名称】 半導体装置

(57)【要約】


【目的】スイッチング動作時に過大なサージ電圧が発生 するのを抑えて素子破壊,誤動作を防止し、併せて用途 先の要求に応じてスイッチング動作の速度を関節できる ようにした半導体装置を提供する。

【構成】基板1に半導体素子2を搭載してコレクタ端子 4, エミッタ端子5の主端子、およびゲート端子6、エ ミッタ補助端子7の制御用補助端子を引出した半導体装 體に対して、補助端子のリード線8,10の途中一部を 主端子の導体に沿わせて内部配線して両者間を相互誘導 結合させ、主端子電流の変化によりリード線に誘起する 相互誘導起電力で制御信号の急峻な立ち上がり、立ち下 がりを緩和させる。これにより、コレクタ電流の変化率 d 1/d t を低めに抑えて過大なサージ電圧の発生を防 く。また、前記の相互誘導結合度を変えてターンオン速 度を調節する。

べ、その見むのででから3年齢に、これでき

神典は関節 ではない かいごう 一般ないな 要職と知る

(計画な一大学の政治教を行う) はいいません かんし



問係以外の外方門と即将いる女子學院是影響

それらせいとうしゅきかなコイーサースの ませか田油 一个在一个工作。一个工作,是不是是一个

に質問用でしませんマンスと経過では

- こことは、サイングロールでは、という

【特許請求の範囲】ごと必要がある数量が

【請求項1】基板に半導体素子を搭載して主端子、およ び制御用の補助端子を引出した半導体装置において、補 助端子のリード線の一部を主端子の導体に沿わせて内部 配線し、主端子電流の変化によりリード線に誘起する相 互誘導起電力で制御信号の変化率を低めるように相互誘 導結合させたことを特徴とする半導体装置。

【請求項2】請求項1記載の半導体装置において、補助 端子のリード線をコイル状に巻回して主端子導体に沿わ せたことを特徴とする半導体装置。

【請求項3】請求項1記載の半導体装置において、スイ ッチングタイムの設定を、主端子導体と補助端子リード 線との間の相互誘導結合度の調整により行うようにした ことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、絶縁ゲート形パイポー ラトランジスタ (IGBT), 電界効果形トランジスタ (MOSFET) などで代表されるMOSゲート形半導 体デバイス, あるいはパイポーラトランジスタなどのパ 20 ワースイッチング素子を対象とした半導体装置、特にそ の内部配線構造に関する。

[0002]

【従来の技術】昨今では、汎用インバータなどに採用す るパワースイッチング素子として頭配したMOSゲート 形半導体デバイスが多用されている。ところで、前記パ ワースイッチング素子は、高電圧、大電流を高いスイッ チング周波数で通電制御する素子であることから、スイ ッチングタイム,スイッチング損失が小さいことが望ま れる。そのために、例えば従来の絶縁ゲート形パイポー 30 ラトランジスタでは、ゲート端子のリード線を主端子か ら引き離して内部配線するなどしてリード線のインダク タンス成分を低く抑え、主電流の影響がゲート信号にで きる限り加わらないなどの対策を講じている。

[0003]

【発明が解決しようとする課題】ところで、前記スイッ チング素子の高速化を進めると、反面次配のような弊害 が派生する。すなわち、ターンオン、ターンオフ応答速 度の早いスイッチング素子では、ターンオン、ターンオ フ時の電流変化d i/d tが増大し、これが基で発生す るサージ電圧により素子破壊が生じたり、次のように誤 動作することがある。すなわち、インパータ回路におい て直列に接続された2個のスイッチング索子(IGB T) が交互にオン、オフ動作する場合に、オフ側の素子 のコレクターエミッタ間にはスイッチング素子に並列接 統したフライホイールダイオード (FWD) の逆回復時 に非常に高いd v/d t 電圧が印加され、このd v/d t電圧でコレクターゲート間の接合容量を充電するよう に流れる電流がゲートーエミッタ間の電圧をゲートしき

(点・気) 短絡に至る場合がある。

【0004】また、別な問題として、スイッチング素子 を各種装置に組み込んで使用する場合には、業子の動作。 特性, 特にターンオン速度 (ターンオン時間) を適用装 置の動作条件に適合させる必要があり、この観点から夕 ーンオン速度の開整可能なスイッチング素子の出現が要 望されている。 本発明は上配の点にかんがみなされたも のであり、その目的は、内部配線構造を改良することに より前記課題を解決し、スイッチング動作時に過大なサ 一ジ電圧が発生するのを抑えて素子破壊, 誤動作を防止 し、併せて用途先の要求に応じてスイッチング動作の速 度を調節できるようにした半導体装置を提供することに <u>ある。</u>

[0005]

【課題を解決するための手段】上記目的を達成するため に、本発明の半導体装置においては、補助端子のリードには、 線の一部を主端子の導体に沿わせて内部配線し、主端子 電流の変化によりリード線に誘起する相互誘導起電力で 制御信号の変化率を低めるように相互誘導結合させるも のとする。

177 46

【0006】また、前配構成の実施態様として、補助端 子のリード線をコイル状に巻回して主端子導体に沿わせ た構成がある。そして、スイッチングタイムの設定を、 主端子導体と補助端子リード線との間の相互誘導結合度 の調整により行うものとする。

[0007]

【作用】上配の構成により、半導体装置のスイッチング 動作開始に伴って主端子に流れる電流が変化すると、そ… の電流変化により主端子導体に沿わせた補助端子のリー。(38) ド線には相互誘導起電力が誘起し、この起電力が制御信 号の上昇、下降率を低めて信号波形の立ち上がり、立ちは、代学 下がりを緩やかにする。これにより、主端子電流の変化。路台) 率di/dtが緩和され、これに起因する過大なサージの多常。 電圧の発生が抑制される。

【0008】また、この場合に主端子導体に沿わせる補品では、は 助端子リード線の長さ、コイル状の巻回数を調節するこ
会議 とにより両者間の相互誘導結合度(相互インダクタン。デーデー ス)が変わり、これによりスイッチング動作の速度。つきによる まりスイッチングタイムが変化する。したがって、この『学学 智 機能を利用することで半導体装置のターンオン特性を用いての説 途先の要求に合わせて調節することが可能となる。

[0009]

【実施例】以下本発明の実施例を図面に基づいて説明する。 る。まず図1、図2において、1は上面に導体パターンドへ 1 a~1 cを形成した絶縁基板、2 は基板1の導体パタ電影 🍜 ーン1aにコレクタの電極面を向けてマウントした半導管器を禁 体素子(IGBT)、3は半導体素子2のコレクタ、ゲニ ート電極と導体パターン1b, 1cとの間に配線したポ ンディングワイヤ、4,5は導体パッケージ1a,1c い値以上に高まって誤点弧し、スイッチング素子の直列 50 に半田付けして上方に立ち上がる銅板製のコレクタ端

7-10-1

子, エミッタ端子(主端子)、6はゲート端子(制御信号用の補助端子)、7はエミッタ補助端子、8はゲート端子6と導体パターン1bの端子金具9との間に配線したリード線(可挽線)、10はエミッタ補助端子7と導体パターン1cの端子金具11との間に配線したリード線(可挽線)であり、これらの各部品は図示されてない。パッケージに組み込まれ、前配の各端子4~7がパッケージより外部に引出してある。

【0010】また、前配リード線8.10は配線の途中 箇所がそれぞれコレクタ端子4. エミッタ端子5の導体 10 に沿わせて相互誘導結合するように配線されている。そ して、図1の実施例ではリード線8.10がコレクタ端 子4, エミッタ端子5の端子導体に流れる電流と平行な。 向きに配線され、図2の実施例ではリード線8,10が コイル状に巻回してあり、かつリード線8は左ねじ系,

リード線10は右ねじ系に定めてある。

【0011】かかる構成により、半導体素子のスイッチング動作時に主塩子(コレクタ増子4,エミッタ増子5)に流れる電流が変化すると、補助端子(ゲート端子6,エミッタ補助増子7)のリード線8,10には相互、20 誘導起電力が誘起し、この起電力が補助端子に入力する制御信号の急峻な立ち上がり、立ち下がり勾配を低めるように作用する。

【0012】次に、前記構成による半導体装置のターンオン特性を図3により具体的に説明する。なお、図3 (a) は半導体装置の等価回路図、図3 (b) は電圧、電流の波形図を表しており、図中でCはコレクタ端子、Eはエミッタ端子、eはエミッタ補助端子、Gはゲート端子を表し、またv。は制御信号として、ゲート端子G、とエミッタ補助端子eとの間に外部から印加したステップ状のドライブ電圧、1はコレクタ電流、v。は相互誘導起電力(v。=M・d1/dt、M:相互インダクタンス)、v。は素子のゲート電極に加わる電圧である。

【0013】すなわち、ターンオン時にG端子とe端子との間に急峻に立ち上がるステップ状のドライブ電圧 v. を印加してコレクタ電流 i が流れ始めると、相互誘導起電力 v. が誘起して電圧 v. に対して逆向きに作用する。これにより、来子のゲート電極に加わる電圧 v. は実験で表すように立ち上がり勾配が緩やかになり、これに比例してコレクタ電流 i の上昇率 d i / d t が実線のように低く抑えられる。なお、ターンオフ時には前配と逆の作用によりコレクタ電流の急激な立ち下がりを緩和

する。これにより、先述した素子内での過大なサージ電圧の発生を抑えて素子破壊、誤動作を防止できる。 なお、(b) 図に点線で表したコレクタ電流1, ゲート電圧 v。 の波形は従来構造の半導体装置における波形を示したものであり、その立ち上がり勾配は実線に比べて急峻である。

【0014】また、図1、図2の構成において、コレクタ端子4、エミッタ端子5の端子導体に沿わせたリード8、10の長さ寸法、コイルの巻回数を変えることにより主端子との間の相互誘導結合度が変わり、これによりスイッチング特性も変化する。したがって、半導体装置の組立工程で補助端子のリード線を内部配線する際に、主端子と補助端子リード線との間の相互誘導結合度を調整することにより、半導体装置のターンオン速度を用途生の要求に合わせて設定することができる。


[0015]

【発明の効果】以上述べたように本発明の構成によれば、半導体装置の内部配線構造の上で、補助端子のリード線の一部を主端子の導体に沿わせて両者間を相互誘導結合させる簡単な手段を施すことにより、半導体来子のスイッチング動作時に生じる過大なサージ電圧を抑制して来子破壊、誤動作を防止することができる他、前配の相互誘導結合度を調節することにより、用途先の要求に応じて半導体装置のスイッチングタイム、つまりターンオン速度を容易に調整できるなどの効果が得られる。

【図面の簡単な説明】


- 【図1】本発明の実施例による半導体装置の組立構成図
- 【図3】図1,図2の実施例によるスイッチング動作特 の 性の説明図であり、(a)は半導体装置の等価回路図、
 - (b) はターンオン動作時の電圧,電流波形を表す図。 ; 【符号の説明】
 - 1 基板
 - 2 半導体素子(絶縁ゲート形パイポーラトランジス
 - 夕)
 - 4 コレクタ端子
 - 5 エミッタ端子
 - 6 ゲート端子
 - 7 エミッタ補助端子
- 2 8 リード線(ゲート)
 - 10 リード線 (エミッタ)


対の存む物数機能




THE THE STATE OF T

【図3】







19 10 CT

an art-ranged to be book

THUTTON

立つ 10000でする古代数数 ストロ・シェーマン 北海盛海